Bokens mål är att lära ut VHDL, samt ge kunskap om hur man effektivt använder VHDL för att konstruera elektroniksystem med dagens utvecklingsverktyg. Boken innehåller allt i från grundläggande teoretisk genomgång av VHDL till avancerade tips om effektiva kodningstekniker/metoder för syntetiserbar VHDL-kod. Syntesresultatet (logiken) som respektive VHDL-kommando genererar förklaras såväl vid genomgång av syntaxen som i de många exemplen. Boken innehåller också kapitel om tillståndsmaskiner, testbänkar, konstruktionsmetodik, syntes, övningsuppgifter och laborationer med lösningsexempel. I denna, den femte upplagan, har förutom utökad teoretisk genomgång av VHDL, även den senaste standarden VHDL-2008 inkluderats inkl. ett introduktionskapitel till Property Specification Language (PSL). Sakregistret har förbättrats ytterligare. Dessutom har utförligare förklaringar samt exempel på konstruktionsmallar, fler tips i både grundläggande och avancerad VHDL-konstruktion, konstruktions exempel mot både Altera och Xilinx FPGAer samt många mindre förbättringar inkluderats. Femte upplagan
Läs mer om VHDL för konstruktion
Hitta VHDL för konstruktion även hos:
